Previous Doc Next Doc Go to Doc# First Hit

☐ Generate Collection

L2: Entry 4 of 6

File: JPAB

Jan 25, 1990

PUB-NO: JP402022572A

DOCUMENT-IDENTIFIER: JP 02022572 A

TITLE: WIRING INSPECTING METHOD FOR INTEGRATED CIRCUIT

PUBN-DATE: January 25, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

YAMABA, TAKAHISA

SHICHIMIYA, TAKATOMO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

YAMAHA CORP

APPL-NO: JP63172038

APPL-DATE: July 11, 1988

US-CL-CURRENT: 324/527

INT-CL (IPC): G01R 31/02; G01R 31/26

ABSTRACT:

PURPOSE: To easily and securely detect a <u>wire breaking</u> point by forming a liquid crystal film on the top surface of an <u>IC</u> chip so that its wiring layer is covered, applying an impulsive voltage to the wiring layer, and observing a repetitive light and dark pattern where the inclination of molecule axes of a liquid crystal material due to electric field effect is reflected.

CONSTITUTION: In a 1st step, the liquid crystal film 20 is formed on the top surface of the <u>IC</u> ship 10 while covering the wiring layer 16. In this case, no cover glass is installed and orientation is not performed. Further, a wiring protection film 18 is not removed either. In a 2nd step, the impulsive voltage signal is applied to the wiring layer 16 to form the optically observable repetitive light and dark pattern where the inclination of molecule axes of the liquid crystal material due to the electric field effect is reflected in the liquid crystal film 20 along the wiring layer 16. In a 3rd step, the generation state of the repetitive light and dark pattern is observed optically to detect the <u>wire breaking</u> position of the wiring layer 16.

COPYRIGHT: (C) 1990, JPO&Japio

Previous Doc Next Doc Go to Doc#

19日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 平2-22572

SInt. Cl. 5

識別記号

庁内整理番号

③公開 平成2年(1990)1月25日

G 01 R 31/02 31/26

G

6829-2G 7807-2G

審査請求 未請求 請求項の数 1 (全4頁)

9発明の名称 集積回路の配線検査法

②特 顕 昭63-172038

②出 顋 昭63(1988)7月11日

⑦ 発明者 山 葉 ② 発明者 七 宮 静岡県浜松市中沢町10番1号 ヤマハ株式会社内

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

勿出 願 人 ヤマハ株式会社 静岡県浜松市中沢町10番1号

四代 理 人 弁理士 伊沢 敏昭

明 創 書

発明の名称 集積回路の配線検査法

特許請求の範囲

- (a) 集積回路チップの上面にその配線層をおおう ように液晶膜を形成するステップと、
- (b) 前記配銀層にパルス状の電圧信号を印加することにより電界効果による液晶物質の分子軸の傾きを反映した光学的に観察可能な過渡の最返しパターンを前記配銀層に沿って前記液晶膜に生じさせるステップと、
- (c) 前記嚢炎の緑返しパターンの生成状態を光学的に観察することにより前記配線層の解線個所を 検出するステップと

を含む集積回路の配線検査法。

発明の詳細な説明

"[産業上の利用分野]

この発明は、集積回路(以下ICと称する)の

配級検査法に関し、特に断線個所検出法の改良に 関するものである。

[発明の概要]

この発明は、ICチップの上面にその配線層をおおうように液晶膜を形成すると共に映配線層にパルス状の電圧信号を印加し、電界効果による液晶物質の分子軸の傾きを反映した環境の緑道しパターンを光学顕微鏡等で観察することにより断線個所を簡単且つ確実に検出可能としたものである

[従来の技術]

供来、LSI(大規模集積回路)等のICの放降を解析する方法としては、ストロボ走査型電子型数値を用いるものなどいくつか提案されてなるが、高値な装置を用いないで済む値便さから液晶の複屈折効果を利用して配線電位状態を可視化する(具体的には配線層のうち高電位状態にあるの所を光学的に観察する)方法が往目されている。

この可視化する方法にあっては、ICチップの

[発明が解決しようとする課題]

上記した従来技術によると、パルス電圧の重畳 的印加により保護膜エッチングなしで低電圧化を 達成したとしても、カバーガラス設置処理及び配 向処理は不可欠であり、特に配向処理は1時間程 度の加熱処理を要する。このため、解析試料の作 製に相当の時間と労力が必要であって、簡単且つ 迅速に故障解析を行なうのが困難であった。

この発明の目的は、簡単且つ迅速に故障解析を 行なえると共に安全且つ確実に断線個所を検出す ることのできる新規なIC配線検査法を提供する ことにある。

[課題を解決するための手段]

この発明によるIC配線検査法は、次の第1~ 第3のステップを含むものである。

すなわち、第1のステップでは、ICチップの 上面にその配線層をおおうように液晶膜を形成する。この場合、カバーガラスは設置せず、配向処 理も行なわない。また、配線保護膜も除去しない。

第2のステップでは、配銀層にパルズ状の電圧 信号を印加することにより電界効果による液晶物 質の分子軸の傾きを反映した光学的に観察可能な 濃淡の鍛返しパターンを配銀層に沿って液晶膜に 生じさせる。

第3のステップでは、濃淡の最返しパターンの

生成状態を光学的に観察することにより配線層の断線個所を検出する。

[作用]

この発明の方法によると、違液の最返しパターンは、電界効果によって生ずるものであるから、配銀骨のうちでも既はによって電圧が印加されない部分については濃液の緩返しパターンが生じない。後のでは、震災のでは、変することにより配銀層の途中等において濃液の緩返しパターンが途切れているところは断線個所として確実に検出することができる。

また、この発明は、電圧印加状態にある配線層をのものを光学的に観察するのではなく、電圧印加に件って生ずる濃淡の級返しパターンを光学的に観察するようにしたので、被基膜が初期的にどのような配向状態にあってもよく、カバーガラス設を理及び配向処理は不要である。その上、まなの級返しパターンは、配線保護膜を付けたままで10の通常使用電圧(例えば5 [V])以下で

も生するので、保護設エッチング処理が不要であり、しかも高電圧を用いた場合のように I C 機能を扱うおそれもない。

[実施例]

第1 図は、この発明のIC配線検査法の一実施例を示すものである。

I C の故障解析を行なう場合を大別すると、 I C チップをパッケージに組込む前に例えばウエハ状態で行なう第1の場合と、I C チップをパッケージに組込んだ後行なう第2の場合とがある。

第1の場合にあっては、ICチップが露出しているので、チップ露出処理は必要ないが、第2の場合にあっては、パッケージを楽品(化学的)あるいは機械的に関封してICチップを露出させる。このとき、ボンディングワイヤにダメージを与えない様に注意する。

第1 図に示すように、I C チップ10は、シリコン等の半導体装板の表面に複数の回路素子を形成すると共に、これらの回路素子を絶縁膜14上に形

成された配銀暦18で接続して所望の回路機能を得るようになっている。通常、配銀暦18は、PSG(リンケイ酸ガラス)等の保護膜18でおおわれており、配銀暦18の一端及び協場は、ボンディングパッドとしての接続暦CI及びCzにより保建膜18の上面に導出されている。

解析対象となるICチップ10を用意した後、このチップを電気的に動作可能な状態とする。具体的には、上記した第1の場合は、接続層C1及びC2に金属探針(プローブ)を立てて外部から電圧信号を印加できるようにし、上記した第2の場合は、パッケージの外部端子(リード)に電圧信号を印加できるようにする。第1図の端子T1及びT2は、プロープ又はリードに相当する。

次に、チップ上面に一例としてネマティック液晶 M B B A を塗布した後余分な液晶を除去してチップ上に極めて輝い(約3 【μ■】以下)液晶膜20を形成する。そして、I C チップ10を、液晶膜20の形成面が上になるようにして光学顕数鏡30の下に置く。

一方、 X より右側の部分(B) では、配線周辺の電界の変化によって液晶物質の分子軸が傾けられるために反射光 Q の傷光面の方向が b から b ′のように変化し、この結果として第2 図 K a に示すように X から右側の配線層部分に沿って濃淡の繰返しパターンが見られる。

第2図の K a 及び K a におけるパターンの有無 は顕微鏡 30を介して明瞭に観察されるので、配線 層 18が又の個所で断線していることを容易に検出 できる。 なお、配線層 18が断線 なしの正常なもの であれば第3 図に示すような過級の繰返しパター ンが見られる。

上記実施例では、顕数数30を介して肉眼で観察したが、写真にとって観察してもよい。また、電圧信号 V a の電圧値及び周波数は、濃淡の級返しパターンが光学的に観察可能に現われる範囲で適宜設定すればよく、上記した例示値に限定されるものではない。

[発明の効果]

以上のように、この発明によれば、電圧印加に

光学顕敬鏡30にあっては、対物レンズ32と接限レンズ34との間に光源36からの光を観察対象に向けるようにハーフミラー38が設けられると共に、光線36とハーフミラー38との間及び接限レンズ34とハーフミラー38との間には各々の偏光面が互いに直角をなすようにして第1及び第2の偏光子40及び42がそれぞれ配置されている。

次に、 娘子T! 及びT2 に一例としてピーク電圧が+5 【V】、 周波数が 5 【Hz】の方形数パルス状電圧信号Vaを印加する。そして、この電圧印加状態において光学顕数鏡30を介して肉眼で I C チップの上面を観客する。

いま、配銀暦18が又の個所で断線しているものとすると、又より左側の部分(A)では、顕数鏡30からの光Pが矢印 a 方向の傷光面をもってチップ上面に入射し、その反射光Qが矢印 b 方向の傷光面をもって顕数鏡30に入射する。このとき、配線暦16の又より左側の部分には断線により電圧が印加されていないので、第2図K A に示すように光学的に何等変化が認められない。

伴って生ずる遺液の級返しパターンを光学的に観察するようにしたので、配銀保護膜エッチング処理、カバーガラス設置処理、配向処理等の面側な準備処理が不要であり、簡単且つ迅速にICの放降所を行うことができ、しかもICの通常使用電圧以下の電圧で安全且つ確実に断線個所を検出できるなど優れた効果が得られるものである。


図面の簡単な説明

第1 図は、この発明のIC配線検査法の一実施 例を説明するための配置図、


第2 図及び第3 図は、それぞれ断線ありの配線 層及び正常な配線層について濃液の繰返しパター ンを示す上面図である。

10··· I C チップ、12··· 半導体基板、14··· 絶録 膜、18··· 配線層、18··· 保線膜、20··· 液晶膜、 30··· 光学顕数数。


> 出願人 ヤマハ株式・会社 代理人 弁理士 伊沢 飯 昭



第 | 図(この発明のIC 配建検査法)



第2 図(断線ありの場合)



第3 図(断紋なしの場合)